# REST AVAILABLE COPY

⑩日本国特許庁(JP)

⑩特許出願公開

# ⑩公開特許公報(A)

平4-100158

S)Int. Cl.

識別記号

庁内整理番号

**@公開** 平成 4年(1992) 4月 2日

G 06 F 9/46 12/08 3 4 0 3 1 0 8120-5B 7232-5B

審査請求 未請求 請求項の数 2 (全6頁)

60発明の名称

個代 理

キャッシュ制御方式

②特 願 平2-217823

②出 願 平2(1990)8月18日

@発明者 天野

孝 弘

FZ

神奈川県大和市深見西4丁目2番49号 株式会社ピーエフ

ユー大和工場内

⑪出 顋 人 株式会社ピーエフユー

弁理士 岡田 守弘

石川県河北郡宇ノ気町字宇野気ヌ98番地の2

. . . . . .

1. 発明の名称

キャッシェ制御方式

#### 2. 特許請求の範囲

(i) タスクに対応づけてキャッシュを行うキャッシュ制御方式において、

メインメモリ(I)にロードしたタスクの領域 (あるいは空間) 毎にキャッシュを行うか否かを表す キャッシュ制御フラグ(2)をそれぞれ設け、

タスクのメインメモリ(I)へのロード時などに上 記キャッシュ制御フラグ(2)を O N あるいは O F F に設定し、

アクセス時に、当該アクセスがキャッシェ制御 プラグ(2)のONのメインメモリ(1)の領域(あるい は空間)のときにキャッシュメモリ(4)に対してキ ャッシュ動作を行い、OFFのメインメモリ(1)の 領域(あるいは空間)のときにキャッシュメモリ (4)に対するキャッシュ動作を御止するように構成 したことを特徴とするキャッシュ制御方式。

(2) タスクに対応づけてキャッシュを行うキャッシュ制御方式において、

メインメモリ(I)にロードしたタスクの領域(あるいは空間)毎に、キャッシュメモリ(A)の各ウェイに対応づけてキャッシュを行うか否かを表すキャッシュ制御フラグ(2)をそれぞれ設け、

タスクのメインメモリ(I)へのロード時などに上 記キャッシュ制御フラグ(2)をONあるいはOFF に設定し、

アクセス時に、当該アクセスがキャッシュ制御フラグ(2)のいずれかがONのメインメモリ(1)の領域 (あるいは空間) のときにキャッシュメモリ(4) の当該ONのウェイに対してキャッシュ動作を行い、OFFのウェイに対してキャッシュ動作を抑止するように構成したことを特徴とするキャッシュ制御方式。

3. 発明の詳細な説明

(極要)

タスクに対応づけてキャッシュを行うキャッショ制御方式に関し、

タスクが使用する空間毎にキャッシュ制御フラグを設けてON/OFF設定し、リアルタイム処理などの高速処理の必要の高いクスクについてキャッシュメモリを優先的に使用し、高速処理可能にすることを目的とし、

メインメモリにロードしたタスクの領域(あるいは空間)毎にキャッシュを行うか否かを表すキャッシュ制御フラグをそれぞれ設け、タスクのメインメモリへのロード時などに上記キャッシュ制御フラグをONあるいはOFPに設定し、アクセスがキャッシュ制御フラグのONのメインメモリの領域(あるいは空間)のときにキャッシュメモリの領域(あるいは空間)のときにキャッシュメモリに対するキャッシュメモリに対するキャッシュメモリに対する・

### (産業上の利用分野)

#### [課題を解決するための手段]

第1図および第2図を参照して課題を解決する ための手段を説明する。

第1図において、メインメモリ1は、タスクな どをロードする領域(空間)である。

キャッシュ制御フラグ2は、メインメモリーに ロードしたタスクの領域(空間)毎にキャッシュ を行うか否かを表すフラグである。

キャッシュメモリ 4 は、キャッシュを行うため のメモリである。

第2回において、メインメモリーは、タスクな どをロードする領域 (空間) である。

キャッシュ制御フラグ2は、メインメモリーに ロードしたタスクの領域(空間)毎に、キャッシュメモリ4の各ウェイに対応づけてキャッシュを 行うか否かを表すフラグである。

キャッシュメモリもは、キャッシュを行うため のメモリであって、並行してアクセス可能な複数 のウェイから構成されるメモリである。 本発明は、タスクに対応づけてキャッシュを行 うキャッシュ制御方式に関するものである。

### (従来の技術と発明が解決しようとする課題)

マルチタスクシステムは、クイマなどによって ある時間経過したときに割り込みによってを消費 いはI/Oアクセス中などのCPUタイムを消費 しないシーケンスが開始されたことによるで、よクを切り替える。このタスクの切りが代わった。よって、よって、よって、よって、はいり、ないが増大して結果的に対するミスト・が増大して結果のテムの性能向上が半波してしまうという問題があった。

本発明は、タスクが使用する空間毎にキャッシュ制御フラグを設けてON/OFF設定し、リアルタイム処理などの高速処理の必要の高いタスクについてキャッシュメモリを優先的に使用し、高速処理可能にすることを目的としている。

#### (作用)

本発明は、第1図に示すように、タスクのメイ ンメモリしへのロード時などにキャッシュ制御フ ラグ 2 を O N あるいは O F F に設定し、アクセス 時に、当該アクセスがキャッシュ制御フラグ2の ONのメインメモリ1の領域(空間)のときにキ ャッシュメモリ4に対してキャッシュ動作を行い、 OFFのメインメモリ1の領域 (空間) のときに キャッシュメモリ4に対するキャッシュ動作を抑 止する。また、第2図に示すように、タスクのメ インメモリ1へのロード時などにキャッシュ制御 フラグ 2 をOSあるいはOFFに設定し、アクセ ス時に、当該アクセスがキャッシュ制御フラグ2 のONのメインメモリ1の領域 (空間) のときに キャッシュメモリ4のONのウェイに対してキャ ッシュ動作を行い、OFFのウェイに対してキャ ッシュ動作を抑止する。

従って、タスクが使用する領域(空間)毎にキャッシュ制御フラグ2を設けてON/OFF設定 レてキャッシュ動作を行う、抑止することにより、 リアルタイム処理などの高速処理の必要性の高い タスクについてキャッシュメモリ 4 を優先的に使 用して高速処理を行うことが可能となる。

#### (実施例)

次に、第1図から第5図を用いて本発明の実施 例の構成および動作を順次詳細に説明する。

第1図は、本発明の1実施例構成図を示す。これは、クスクをロードするメインメモリ1の領域 (空間)に対応づけてキャッシュ制御フラグ2を 設けた場合である。

第1図において、メインメモリ1は、OS(オベレーティングシステム)、タスクなどをロード
する領域(仮想空間のうちの1つの空間)である。 キャッシュ制御フラグ2は、メインメモリ1に ロードしたタスクの領域(空間)毎にキャッシュ を行うか否かを裏すフラグであって、ONのとき にキャッシュを行い、OFFのときにキャッシュ を抑止するためのフラグである。

キャッシュコントローラ3は、キャッシュメモ

り4を制御してキャッシュを行うものである。例 えばリード時にキャッシュメモリ4を構成するタ グメモリを検索してヒットしたときにキャッシュ メモリからリードしたデータをアクセス要求元に 転送し、ミスヒットしたときにメインメモリ1の 該当するアドレスからデータを読みだしてキャッ シュメモリに格納すると共にアクセス要求元に転 送したりするものである。

キャッシュメモりもは、ヒット/ミスヒットを 判別するタグメモリ、データを格納するメモリ (キャッシュメモリ)から構成されるものである。 1/05は、各種入出力を行う入出力装置であ

CPU6は、メインメモリ1にロードされたプログラムをもとに各種制御を行うものである。

第2図は、本発明の他の実施例構成図を示す。 これは、タスクをロードするメインメモリ I の領域 (空間) について、キャッシュメモリ 4 のウェイのいずれにキャッシュを行うか否かをキャッシュ制御フラグ 2 によって制御するようにした場合

のものである.

第2図において、キャッシュ制御フラグ2は、 メインメモリ1にロードしたタスクの領域(空間)について、キャッシュメモリ 4 のウェイのいずれにキャッシュを行うか否かを表すフラグである。ONのウェイのキャッシュメモリ 4 にキャッシュを行い、OFFのウェイのキャッシュメモリ 4 にキャッシュを知止するためのフラグである。 キャッシュコントローラ3は、キャッシュメモ

次に、第3図を用いてキャッシュ制御フラグ 2 の設定について詳細に説明する。

りょを制御してキャッシュを行うものである。

第3図において、のは、クスク起動要求を行う。 のは、メインメモリ 1 へ割り当てロードする。 これは、クスクを第1図メインメモリ 1 の領域 (あるいは空間) に割り当て、この割り当てた領域 (空間) にロードする。

②は、優先レベル・高いか否かを判別する。これは、タスクの優先レベルが高いか否かを判別 (例えばリアルタイム処理は高く、バッチ処理は 低く判別)する。YESの場合(例えば優先レベルの高いリアルタイム処理の場合)には、®でロードした領域に対応する(ウェイ毎の)キャッシュ制御フラグ2をセットする。これは、第1図の場合には、タスクをロードしたメインメモリ1の領域(空間)に対応には、タスクをロードしたメインメモリ1の領域(空間)に対応によった。キャッシュメモリ4の該当するウェイのキャッシュ制御フラグ2をOFFの場合には、キャッシュを抑止したままにし、のを行う。

®は、タスクを起動する。

以上の処理によって、タスクをメインメモリ1にロードするときに、第1図構成の場合には優先度の高いタスクについてキャッシュ制御フラグ2をONにセットしてキャッシュを行うようにし、また、第2図構成の場合には優先度の高いタスクについて、キャッシュメモリ4の該当するウェイ

のキャッシュ制御フラグ 2 を O N にセットしてキャッシュを行うようにしている。

次に、第4図を用いてキャッシュ動作およびキ +ッシュ動作の抑止について詳細に説明する。

第4図において、のは、アドレス情報取得する。 これは、第3図フローチャートによってメインメ モリ1にロードしたタスクを起動し、実行時にお けるメインメモリ1へのアクセスのアドレス情報 を取得する。

のは、キャッシュ制御フラグ2がON領域か否かを判別する。これは、第1図構成の場合には、タスクがアクセスしたメインメモリ1の領域(空間)のキャッシュ制御フラグ2がONか否かを判別する。第2図構成の場合には、タスクがアクセスしたメインメモリ1の領域(空間)のうちのいずれかのキャッシュメモリ4のウェイのキャッシュ制御フラグ2がONか否かを判別する。YESの場合には、キャッシュ動作を行う。NOの場合には、キャッシュ動作を抑止する。

以上の処理によって、第1図構成のもとで、タ

するときに、キャッシュ制御フラグ2をONにする許容する組合せを予め設定したテーブルである。 例えば第2図構成は、第5図のの組合せであって、

4ウェイ:1組

2ウェイ:1組

1 ダイレクト (ウェイ): 2 組 としている。ここで、1 ダイレクト (ウェイ) は、 リード時にミスヒットしたとき、メインメモリ 1 からリードしたデータをキャッシュメモリ 4 の当 該ウェイに直接に書き込む。 2、 4 ウェイの場合 には、一番古いデータを更新する。

#### (発明の効果)

以上説明したように、本発明によれば、タスクが使用する領域(空間)毎にキャッシュ制御フラグ2を設けてON/OFF設定してキャッシュ動作を行う、抑止する構成を採用しているため、マルチタスクシステムにおいて、リアルタイム処理などの高速処理の必要性の高いタスクについてキャッシュメモリ4を優先的に使用して高速処理を

第5図は、本発明に係るウェイ許容割り当てテーブル例を示す。これは、第2図に示すようにキャッシュメモリ4を4ウェイとし、これらの4ウェイに対応づけてキャッシュ制御フラグ2をそれぞれ設け、キャッシュを行う/キャッシュを抑止

行うことができる。これにより、高速処理の必要性の高いリアルタイム処理や、高速処理の必要性がそれほどでないパッチ処理をマルチタスクシステムで行う場合に、システム全体の処理のバランスを最適化することが可能となる。

## 4. 図面の簡単な説明

第1図は本発明の1実施例構成図 第2図は本発明の他の実施例構成図 第3図は本発明の動作説明フローチャート (キ

+ッシュ制御フラグのセット)

第4図は本発明の動作説明フローチャート (キ +ッシュ動作/抑止)

第5図は本発明に係るウェイ許容割り当てテーブル例

を示す。

図中、1:メインメモリ


2:キャッシュ制御フラグ


3:キャッシュコントローラ

4:キャッシュメモリ、

5 : 1 / O 6 : C P U

特許出願人 株式会社ビーエフュー 代理人弁理士 岡田 守弘






本発明の他の実施例構成図

第 2 図

# DEST AVAILABLE COPY



本発明の動作説明7D-f+-ト (キャッジュ制御777でのヒット) 第 3 図

